英伟达Vera团队谈芯粒取舍：AI智能体重塑CPU路线

【CNMO科技消息】10月19日，据“Wccftech”报道，英伟达Vera CPU团队近日在接受采访时谈到了数据中心CPU设计思路的变化。团队认为，过去十多年云计算基础设施越来越强调单位服务器能够容纳的核心数量，Chiplet（芯粒）设计由此得到广泛采用，但这一方向也让单线程性能和IPC受到一定影响，随着智能体AI兴起，CPU设计正在重新强调单线程性能。

英伟达

英伟达给出的原因与智能体AI的工作方式有关，AI智能体并非持续在GPU上运行，而是会在模型推理、代码执行、工具调用、数据处理等环节之间频繁切换，其中不少CPU侧任务具有明显的顺序执行特征。如果这些步骤耗时过长，GPU就需要等待CPU完成工作，因此CPU单线程速度、内存带宽和访问延迟都会影响整套AI系统的利用率。

Vera处理器拥有88个Olympus核心，采用10宽解码架构，并支持176个硬件线程。与目前不少服务器CPU采用多芯粒组合不同，Vera使用单片计算裸片，并通过第二代Scalable Coherency Fabric连接核心、缓存和内存控制器。英伟达官方数据显示，其片上互连双向带宽最高达到3.4TB/s，并配备164MB统一三级缓存，核心间数据传输无需跨越不同计算裸片。

内存部分，Vera搭配SOCAMM2 LPDDR5X，整体内存带宽最高达到1.2TB/s，平均每个核心最高约14GB/s。英伟达认为，这种设计可以让大量智能体任务同时运行时，依然维持较高的单线程性能和相对稳定的延迟。官方此前也明确将Vera定位为面向智能体AI、强化学习和数据处理设计的CPU。

Wccftech采访中，Vera团队称该处理器整体性能约为Grace的1.5倍，在Python脚本、代码编译等部分智能体工作负载中，相比领先x86处理器最高可以达到约2倍性能。团队同时表示，英伟达最初在Grace时代主要把CPU视作GPU的主机处理器，但智能体工具调用和强化学习对CPU资源的需求不断扩大，因此Vera还会以独立CPU服务器和纯CPU机架的形式部署。